首页> 中文学位 >CBM-TOF超级模块高密度、高精度时间测量方法
【6h】

CBM-TOF超级模块高密度、高精度时间测量方法

代理获取

目录

声明

摘要

第1章 绪论

1.1 高压缩重子物质飞行时间谱仪

1.2 基于ASIC的高精度时间测量技术

1.2.1 高精度时间测量芯片HPTDC

1.2.2 物理实验中的应用

1.3 基于FPGA的高精度时间测量技术

1.3.1 主要发展历史

1.3.2 在物理实验中的应用

1.4 本论文的研究内容、意义及结构安排

参考文献

第2章 高密度时间数字化原型设计方案

2.1 数据读出模型

2.1.1 高速高密度模型

2.1.2 CBM-TOF总体读出结构

2.2 CBM-TOF前端时间数字化及读出模块

第3章 基于FPGA的时间数字化电路设计

3.1 关键需求分析

3.2 硬件电路设计

3.2.1 总体结构

3.2.2 电源模块

3.2.3 时钟模块

3.2.4 FPGA模块

3.3 基于进位链的时间测量功能实现

3.3.1 前沿定时测量

3.3.2 TOT测量

3.3.3 32通道结构

3.4 基于CAM的触发匹配功能实现

3.4.1 触发匹配原理

3.4.2 两种触发匹配实现方式

3.4.3 基于CAM的触发匹配逻辑设计

3.5 基于GTP的高速数据传输功能实现

3.5.1 数据率考虑

3.5.2 GTP串行收发器

3.5.3 逻辑设计

3.6 本章小结

参考文献

第4章 高速高密度前端读出模块设计

4.1 总体功能与结构

4.2 TRM硬件模块设计

4.2.1 FPGA选型与配置

4.2.2 电源模块

4.2.3 时钟模块

4.2.4 触发信号分配

4.2.5 TDC同步启动信号分配

4.3 高速高密度数据读出方案

4.3.1 基于自定义协议的数据传输逻辑设计

4.3.2 高速光纤链路

4.4 本章小结

参考文献

第5章 系统功能测试

5.1 系统时钟性能测试

5.2 时间测量性能测试

5.2.1 码宽与非线性

5.2.2 前沿定时RMS

5.2.3 温度漂移

5.2.4 TOT测量

5.2.5 沿测量统计直方图中的多峰现象

5.2.6 死时间

5.2.7 时间测量性能总结

5.3 触发匹配功能测试

5.4 高速链路传输测试

5.4.1 误码率

5.4.2 前端读出模块回环

5.4.3 电子学系统联合测试

5.5 本章小结

参考文献

第6章 总结与展望

6.1 总结

6.2 展望

附录

致谢

在读期间发表的学术论文

展开▼

摘要

粒子飞行时间测量是当代高能物理实验中不可或缺的实验内容之一,它能够间接反映粒子的动量、质量等信息,对于鉴别粒子种类从而确定其反应类型、探究粒子物理本质起着至关重要的作用。目前,高能物理实验有反应粒子能量高、探测器通道数多、数据率大等发展特点,对于时间测量的精度以及数据读出能力提出了越来越高的要求。
  高压缩重子物质(CBM)实验是位于德国达姆施塔特FAIR加速器上的重离子固定靶实验,其目的是利用高能核子对撞的方式来探索在超高重子密度环境下的QCD相图及潜在理论。飞行时间谱仪(TOF)系统是CBM实验装置的组成部分之一,用于鉴别带电强子的类型。CBM-TOF由基于高分辨率MRPC探测器构成的超级模块组成,总通道数超过10万,根据反应率高低可大致分为内、外墙区域,其单通道事例率最高分别为500kHz和300kHz。为满足粒子分辨要求,TOF系统整体分辨精度为80ps,单通道时间测量分辨精度需好于25ps。
  目前,CBM-TOF实验的MRPC探测器仍处于研制阶段。为满足该实验外墙区域超级模块探测器的质量评估需求,本文利用FPGA技术开展高精度、高密度的时间测量方法研究。为实现高密度和高数据率环境下的数据读出能力,本文研究设计了基于“三明治”结构的TDC采集站模式,最多可兼容320通道的数据读出,并采用自定义协议发送至后端读出机箱。
  本论文的内容安排为:
  第一章介绍CBM-TOF实验背景,以及目前两种主流的时间数字化技术—ASIC TDC和FPGA TDC;第二章介绍基于“三明治”结构的高密度时间数字化及数据读出方案,该方案作为一种多层次数据读出架构的分布式读出节点,能很好地满足当代高能物理实验高精度、高密度的时间测量及其数据读出需求;第三章具体介绍基于FPGA的时间数字化电路硬件设计与功能实现,包括32通道的前沿定时、TOT测量、触发匹配、高速数据收发等功能;第四章具体介绍基于“三明治”结构的320通道前端读出电子学设计与实现,包括高精度时钟分配、触发信号分配、高速数据传输链路和自定义协议设计;第五章在实验室条件下对电子学性能进行测试,包括32通道FPGA TDC的时间测量性能、基于Xilinx FPGA串行收发器的高速读出链路性能等;第六章对本论文工作进行的总结,并对下一步工作进行展望。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号