机译:包括角度互连的VLSI的快速片上电感提取
Semiconductor Technology Academic Research Center (STARC), Yokohama-shi, 222-0033 Japan;
inductance; parasitic extraction; VLSI interconnect; geometric mean distance; akin effect;
机译:片内互连模型,包括电感效应
机译:用于可靠的VLSI片上时钟延迟评估的多级寄生互连电容建模和提取
机译:用于可靠的VLSI片上时钟延迟评估的多级寄生互连电容建模和提取
机译:VLSI互连的片上电感建模和RLC提取用于电路仿真
机译:考虑衬底效应的互连线的高频阻抗提取和用于未来VLSI互连线的单壁碳纳米管的探索。
机译:一种高速低成本VLSI系统能够用于动态视觉传感器数据分类的片上在线学习
机译:电路模拟VLSI互连的片上电感建模和RLC提取
机译:提取包括关键互连寄生效应的mOs VLsI(超大规模集成)电路模型