半ピッチシフト方式とビット線分離型2T1MTJセルを用いた混載向け250MHz、1Mb-MRAMマクロ

摘要

A 250-MHz 1-Mbit MRAM macro is demonstrated in a 0.15-μm standard CMOS process with 1.5V supply. Its clock frequency is the highest among the MRAMs that have been reported. It has a highly compatible embedded-SRAM interface. The macro is designed using a 6.97-μm~2 bitline separated and half-pitch shifted 2-transistor 1-magnetic tunnel junction (2T1MTJ) cell. The half-pitch-shift arrangement enables efficient reduction of bitline capacitance and a symmetrical reading scheme, which accelerates the random access clock frequency to the same speed as that of SRAMs. The technology will help to achieve MRAM embedded systems on chips (SoCs).%0．15pm、1．5VCMOS技術を用いた1Mbit MRAMマクロにおいて不揮発メモリとして最高速の250MHz動作を実証した。本メモリマクロは、半ピッチシフト配置されたビット線分離型の2T1MTJセル（6．97μm~2）によりメモリアレイが形成されている。この方式はビット線の寄生容量を削減でき、対称性の良いセンス動作が可能になることから動作周波数をSRAMと同程度にまで高速化が可能となった。このMRAMマクロは混載SRAMインターフェースと互換であり、将来のSoCへ適用できる見通しを得た。