CMOS LSIのESD/Latch-up 故障の解析: 実データでの故障モード解析

摘要

As the CMOS LSI advances, ESD/Latch-up problem is becoming more serious problem as a weakness of CMOS LSI structure. For the first step of our research, we analyze ESD/Latch-up fault with actual measurement data in order to cope with this problem.%CMOS LSIの微細化が進む中．CNOS構造の弱点であるESD／Latch-up 故障が大きな問題となっている．本研究では，その対策を検討するための第1段階として，実際に測定したデータの解析によってESD／Latch-up故障について考察する．