ビアプログラマブルデバイスVPEXのチップ評価とDES暗号回路実装の検討

摘要

We have been studied the via-programmable-device VPEX (Via Programmable logic using Exclusive or array) whose logic element consists of the combination of complex-gate-type EXOR gate and Inverter. 12 kinds of logic functions including all two-input and one-output functions can be programmed by changing via-1 layout. Various kinds of combination logics are configured by changing via-3 layout which controls the connection between LEs. Register (DFF: D Flip Flops) can be realized by using some LEs, so sequential-logic is also programmed in the LE array. In this study, we have designed the test chip which has small-scale circuits using VPEX architecture, and check the operation of each logic functions. We improved the elements of LE and realized the decrease of circuit area. As an example of circuit implementation, we applied VPEX architecture to DES encryption circuit, and evaluated the chip area of VPEX compared to that of Standard Cells.%我々は，複合EXOR論理ゲートとインバータにより構成される基本論理素子（LE：Logic element）を用いたビアプ ログラマブルデバイスVPEXの研究を行ってきた．WEXは，LE内部の第1ビア層のレイアウトを変更することにより，すべ ての2入力論理を含む12種類の論理を出力することができ，LE間の配線を第3ビア層でプログラムすることで，様々な組み合 わせ論理回路を構成することができる．また，複数のLEを用いてレジスタ（DFF）を構成できるため，順序回路にも対応するこ とができる．今回はVPEXアーキテクチャを用いて設計した小規模回路を搭載したテストチップを試作し，各論理の動作確認を 行った．また，LE内部の論理ゲートを改良することで，回路面積削減を実現できた．回路実装検証の-例としてWEXを用い てDES暗号回路を実装し，スタンダードセルを用いた場合との面積比較を行った．