FPGA実装された暗号回路に対するビット値に着目した電力差分解析（DPA）実験

摘要

サイドチャネル攻撃評価用FPGAボード（SASEBO）とオシロスコープを使用すると，ブロック暗号回 路動作時の消費電力の統計解析による鍵の推定，すなわち差分電力解析（DPA）を比較的容易に実証実験できる． しかしながら，FPGAボードでDES暗号回路を実装した場合，選択関数としてS-Boxの入出力ビットの値を使用す る「ビット値型DPA」による鍵推定は困難であると言われており，一般にはラウンド間でのレジスタの遷移を選択 関数とする「ビット遷移型DPA」が用いられる．本研究では，FPGA上のS-Box回路を構成する際に，ASICと同 じプリミティブゲートを用いて実装する手法を導入したことによりFPGAボード上でも「ビット値型DPA」が成功 することを確認した．またビット遷移型DPAに対してはランダムマスク併用S-Box入力初期化対策が有効であるこ とを確認したので報告する．%DPA side-channel attack is the encryption-key estimation method by the statistical analysis on circuit consumption power. It is not a difficult experiment using an oscilloscope and a dedicated FPGA (SASEBO) board. The "bit-value type DPA" , in which the value of input or output bit of S-Box is used as selection function, is said to be difficult on the FPGA implementation. So, the "bit-transition type DPA" , in which the transition of register value between different round is used as a selection function, is used in the DPA experiment on a FPGA board. In this study, we report that the "bit-value type DPA" is successfully demonstrated by the method, in which S-Boxes are composed of ASIC-type primitive gates, hi addition, the countermeasure against the "bit-transition type DPA" is confirmed by the method, in which the random masking with rest-sequence is applied to the input of S-Box.