大規模回路エミュレーション用90nm CMOSマルチコンテクストFPGAの遅延評価

摘要

大規模な回路のハードウェアエミュレーションを目的として，90nm CMOSマルチコンテクストFPGA『フレキシブルプロセッサ』を設計・試作した．今までは，マルチコンテクストFPGAを用いた回路エミュレーションは，時分割多重をする分，性能面では不利になると考えられてきた．本論文では，コンテクスト間のデータ交換を高速に行う時通信モジュールと，クリティカルパスを全コンテクストに最短かつ均等に分割する時分割アルゴリズムを提案する.これらの技術により，フレキシプルプロセッサは，マルチコンテクスト実行した場合でも，シングルコンテクストとほぼ同じ速度で動作することを確認した．%For large-scale circuit emulation with using a multi-context FPGA (MC-FPGA), a circuit is divided into multiple sub-circuits, each sub-circuit is assigned to a context, and the MC-FPGA sequentially executes all the contexts one by one. So, the total execution delay is the sum of the delays of all the contexts. It is, therefore, said that the total execution delay of the MC-FPGA increases proportional to the number of contexts used. However, in this paper, we show that the total execution delay remains constant if a shift-register-type temporal communication module (SR-TCM) is used instead of D-FlipFlop (D-FF) to implement sequential circuits. The SR-TCM is used not only for sequential circuit like D-FF, but also for signal communication from preceding context to succeeding contexts. In order to quantify the execution delay, a MC-FPGA named Flexible Processor (FP), which equips the SR-TCM, have been designed and fabricated in 90nm CMOS process technology. From the measurement results, the total execution delay of the FP was kept constant regardless of the number of contexts used.