デュアルV-th技術を用いた動的リコンフィギャラブルプロセッサの低消費電力化

摘要

Leakage power reduction techniques of dynamically reconfigurable processors by using Dual-Vth cells are proposed. Low speed Processing Elements (PEs) with high-Vth cells whose leakage power is low and High speed PEs with low-Vth cells whose leakage power is high are mixed in the same array. The maximum clock frequency of dynamically reconfigurable processor arrays is decided only with the critical path when the data flow graph of the target application is mapped. Thus, if the critical path can be mapped only on the low-Vth PEs, the leakage power can be reduced without degrading performance.%Dual-Vthを用いて動的リコンフィギャラブルプロセッサのリーク電力を削減する手法を提案する．動的リコンフィギャラブルプロセッサは，PEのアレイから構成されており，その動作周波数は問題をマッピングした際のクリティカルパスに依存する．そこで，High-Vthを用いた遅いがリーク電力の少ないPEとLow-Vthを用いた高速だがリーク電力の多いPEを混在させることで，性能を落とさずに全体のリーク電力を下げる．65nmプロセスを用いたMuCCRA-3をベースとし，High-VthのPEとLow-VthのPEの配置方法を検討した結果，高速なPEと低速なPEを1対1で混在させる配置が優れていることが明らかになった．