ディジタルアシストアナログ回路向けの自動テスト生成フレームワーク

摘要

本稿では、高速シリアルリンク内の適応型イコライザを題材としてディジタルアシストアナログ回路技術を用いた回路向けの自動テスト・スティミュラス生成技術を提案・評価している.筆者らが擢案しているダイナミック・シグネチャベースのテスト手法において，対象の故障に対して，故障のあるデバイスと故障の無いデバイスのシグネチャの差をできるだけ最大化するようなテスト・スティミュラスを自動生成するために，遺伝的アルゴリズム（GA）を利用している.提案したテスト生成フレームワークでは，プロセスばらつきや信号ノイズを考慮しながらテスト・スティミュラスを生成することで，テストの誤判定を最小化している.シミュレーションによる実験により，5タップのフィード・フォワード型の適応型イコライザにおいて，提案手法によって通常では検知困難な故障を効率的に検知可能なテスト生成が可能であることを示した.%This paper presents a new analog ATPG (AATPG) framework that generates near-optimal test stimulus for the digitally-assisted adaptive equalizers in high-speed serial links. Based on the dynamic-signature-based testing scheme developed recently, our AATPG utilizes a Genetic Algorithm (GA) which attempts to maximize the difference between the fault-free and faulty dynamic signatures of the target fault. Our test generation framework takes into account process variations and signal noise in selecting the test stimulus, which minimizes the number of misclassified devices. The experimental results on a 5-tap feed-forward adaptive equalizer demonstrate that the GA-tests generated by our framework can effectively detect faults that are hard to detect by the hand-crafted tests.