トライステート出力を与える入力/出力端子などに適応できるC－MOSプロセスのFETのみで構成される静的消費電流がないプルアップ/プルダウン回路を開発した．最小の構成としてわずか5つのFETで構成することができ，バスホールド回路をプルアップ回路として流用した際に生じる電源投入時に電位が不定になるという問題も生じることがない．カスタムICを作製し，正常に動作することを確認した．%In this paper, pull-up/pull-down circuits with no static current consumption are reported. The pull-up/pull-down circuits are configured with FET for tri-state I/O ports. The minimum configuration is only 5 FETs. By using the pull-up/pull-down circuit, undefined level problem caused at power-on due to the use of a bus-hold circuit instead of a pull-up/pull-down resistor can be avoided. It was confirmed that this circuit operated correctly with a custom IC.
展开▼
