高性能光電子集積回路実現に向けたⅢ-V CMOSプラットフォーム技術

摘要

Ⅲ-Ⅴ-on-Insulator（Ⅲ-Ⅴ-OI）構造を利用した超小型InP系光素子とⅢ-Ⅴ CMOSトランジスタをモノリシック集積可能なⅢ-Ⅴ CMOS photonicsプラットフォーム技術を提案する。熱酸化Si基板とInGaAsP/InP基板を直接接合することでⅢ-Ⅴ-OI基板を実現することに成功した。このSi上Ⅲ-Ⅴ-OI基板を用いたInGaAsP細線導波路において、曲率半径5μmにおいても低損失なべンド導波路を実現することに成功した。また同様に細線導波路を用いて、InP系アレイ導波路グレーティング（AWG）の超小型化を実現した。チャンネル間隔600GHzの4チャンネルAWGにおいて、素子サイズを147×92μm~2まで小型化することに成功した。%We propose the Ⅲ-Ⅴ CMOS photonics platform which can monolithically integrate ultracompact Ⅲ-Ⅴ photonics and high-performance Ⅲ-Ⅴ CMOS transistors by using the Ⅲ-Ⅴ-on-Insulator (Ⅲ-Ⅴ-OI) substrate. The Ⅲ-Ⅴ-OI substrate was fabricated by direct wafer bonding of an InGaAsP/InP wafer to a thermally oxidized Si wafer. The InGaAsP ultrahigh index contrast photonic wire waveguide allowed the miniaturization of the Ⅲ-Ⅴ photonics, thus we have successfully demonstrated the loss-less ultrasmall bend waveguide with the bending radius of 5 um. The ultrasmall arrayed waveguide grating (AWG) has also been demonstrated, and the reduction of the 4 channel AWG size with 600-GHz channel spacing down to be 147×92 μm~2 was achieved.