高信頼・低電力SSD:メモリコントローラによるデータ変調信号処理技術による高信頼化と低電力化

摘要

今日携帯電話やデジタルカメラなどの携帯機器にはフラッシュ・メモリを記憶媒体としたSSDが使われている。SSDは今後、パソコンやデータセンターのサーバーなど様々さまざまな電子機器に使用されることも期待されているが、使用を重ねるにつれてメモリの不良が増加する、電力が大きいという問題があった。本論文ではSSDに搭載するメモリコントローラー内で、フラッシュ・メモcリに書き込むデータを変調することにより、95％の信頼性の向上と43％の低電力化を実現する信号処理技術を提案する。本技術により、低電力でかつ耐久性に優れたディペンダブルなSSDを実現することができる。今後もフラッシュ・メモリの微細化が進むにつれてメモリの信頼性が劣化し、消費電力が増加する。今回提案するメモリを使いこなすシステム技術や信号処理技術は、こうした問題を克服する重要な解決手段となる。%This paper presents intelligent Solid-State Drives, SSDs, which decrease memory errors by 95% and reduce the power consumption by 43%. As the memory size decreases, both data retention and program disturb errors increase due to the interference, random telegraph noise and reduced electrons. In the scaled NAND, the electric field in the channel increases and the program disturb due to GIDL-induced hot electron injection becomes more significant. In conventional SSDs, 20-40bit correction per lKByte codeword error correcting code (ECC) is used to correct errors. As a stronger ECC such as LDPC is developed, the capability of ECC is close to the Shannon limit of a few percent error correction. Thus, the additional high-reliability scheme is required. As the feature size decreases, the power consumption increases due to the increased bit-line capacitance of NAND. As the space between bit-lines decreases, the inter bit-line capacitance increases. To overcome reliability and power crisis in SSDs, this paper proposes two technologies. Asymmetric Coding improves the memory cell reliability by 95% without access time penalty. Stripe Pattern Elimination Algorithm eliminates the worst program data pattern and decreases the power during the program by 43% without circuit area or access time overhead.