マルチサイクルBISTにおけるスキャン出力の電力低減手法

摘要

Excessive power dissipation in logic BIST is a serious problem. Although many low power BIST approaches that focus on scan-in power or capture power have been proposed, there are not so many techniques for scan-out power reduction due to the difficulty in controlling the captured test responses. In this paper, we propose a novel scan-out power reduction method for multi-cycle BIST that directly reduces scan-out power by modifying some flip-flops' values in scan chains at the last capture, and without sacrificing the test coverage.%論理BISTにおけるテスト時の電力消費低減が課題である.スキャン入力時の電力やキヤプチャ時の電力は様々な制御手法が提案されているが，キヤプチャパターンのスキャン出力時の電力制御は必ずしも容易ではなくこれまでの研究も多くない.本研究ではマルチサイクルBISTを活用したスキャン出力時の電力低減手法を提案する.スキャン出力時に一部のFF (Flip-Flop)の値を書き換えることにより，故障検出率の低下を押さえながら，スキャン出力時の電力を低減できることを示す.