クロック周波数向上のための動作合成におけるコントローラ設計手法

摘要

This paper proposes a novel clock improvement technique in high-level synthesis (HLS). Based on a fact that most critical paths in HLS-generated circuits reside across the controller and the datapath, we try to reduce the delay of the controller by applying register retiming to parts of the controller at Register-Transfer (RT) level. This generates control signals given to multiplexers (MUXs) on critical paths and stores the signals to registers in the previous cycle, and then, feeds them to the MUXs directly from the registers when required. Experiments demonstrate that our RT level retiming can further improve clock frequency with small area overhead in all benchmark programs, when used with conventional gate-level retiming alone.%これまで，クロック周波数を改善するための，様々な動作合成の研究が行われている.しかし，これらの研究はデータパスのみに焦点を置いており，多くの場合においてタリティカルパスとなる，コントローラとデータパスの両方にまたがるパスを改善することができない.本論文では，このようなコントローラの遅延を改善する新たな動作合成手法，RTレベルリタイミングを提案する.本手法は，クリティカルパス上にあるMUXの制御信号を計算する制御回路のみを対象とし，この制御信号を1つ前のサイクルで計算し，レジスタに格納するように改変する.これにより，これらのMUXはレジスタから制御信号を読み出せるようになり，制御関数の遅延を取り除くことができる.実験では，RTレベルリタイミングと従来のゲートレベルリタイミングを併用することにより，少ない面積オーバーへッドで，ゲートレベルリタイミングのみを使用した場合よりも高いクロック周波数を達成した.