組込みシステムのアーキテクチャ探索における性能ボトルネック解析

摘要

本論文では，ソフトウェアとハードウェアが混在した組込みシステムのボトルネック部分に対し，設計制約を満たすために必要な性能と面積の改善率を同時に探索する手法を提案する.提案手法は，性能見積もりツールに与える入力情報を変更し，性能向上時の実行時間とハードウェア面積を見積もることで，改善率の探索を実現する. AES暗号化復号システムの設計事例を通し，提案手法を用いることで，短時間で効率的にシステムの性能向上が実現できることを示す.%This paper presents a method to identify performance bottleneck on an embedded systems. At the same time, our method explores improvement rates on execution time and hardware area for performance bottleneck so that the system satisfies design constraints. Our method explores improvement rates with improved performance values which are estimated by changing the input information to the estimation tool. A case study on AES encryption and decryption application shows the advantages of our method.