モンテカノレロシミュレーションによるソフトエラー率の数量的評価手法

摘要

本研究では論理回路のSER(Soft Error Rate)の解析を正確に行う数量的評価手法を提案する。提案する手法は仮想的な粒子照射モデルとCMOSプロセスばらつきを考慮に入れたモンテカルロシミュレーションにより実施する。提案する手法を使用して、ソフトエラー耐性のない通常のラッチ、SRAMとソフトエラー耐性を持ったラッチ、SRAMを使用してSERの改善率について評価を行った。使用したソフトエラー耐性ラッチ、SRAMは単一のノードに対するソフトエラーについて十分な耐性があるが、複数ノードに同時期に発生するソフトエラーについては脆弱であり、その特性を提案するシミュレーション手法により正確に解析した。ソフトエラー耐性のある論理回路においては、Qcrit (致命的チャージ量)によるSERの推定が困難である。何故なら複数ノードに注入されたチヤージ量の相互作用によりSEU(Single Event Upset)が発生するか否かが決まるためである。提案するシミュレーション手法を用いて、複数ノードに発生する電流注入をモデル化しSERを正確に解析する手法を提案した。%In this paper a quantitative approach of SER(Soft Error Rate) of soft error rate estimation is proposed by Monte Carlo simulation by adopting a virtual particle irradiation model with in consideration of CMOS process variation. The proposed method is evaluated on normal Latch and SRAM and soft error tolerant Latch and SRAM. Although the soft error tolerant latch and SRAM introduced have sufficient tolerance about the soft error occurring at single node, they become vulnerable about the soft error which occurs in two or more different nodes during very short period of time. These characteristics are successfully evaluated by using proposed simulation method.