首页> 外文期刊>電子情報通信学会技術研究報告 >薄膜BOX-SOIにおける基板バイアス効果を利用した動的なマルチVth設計の検討
【24h】

薄膜BOX-SOIにおける基板バイアス効果を利用した動的なマルチVth設計の検討

机译:利用薄膜BOX-SOI中的衬底偏置效应进行动态多Vth设计的研究

获取原文
获取原文并翻译 | 示例
       

摘要

Silicon on thin BOX(SOTB) is an FD-SOI device being possible to operate with ultra-low voltage of 0.4V and greatly change the threshold voltage of a transistor by body biasing. In this research, we propose a design technique that realizes multi-vth using body biasing. In this technique, after designing the circuit which consists of only high threshold transistors, the threshold voltage is lowered only at the area which needs high-speed operation by applying body bias. Results of applying the proposed technique to 32bit adder design showed that leakage power can be reduced by approximately 43% without increasing delay time compared with the circuit with only normal threshold voltage.%薄膜BOX-SOI(SilicononThinBOX:SOTB)というFD-SOIデバイスは0.4Vという超低電圧で動作し,基板バイアス効果によりトランジスタの閾値を大きく変動させることが可能である.本研究ではこの特性を利用し髙閾値のみで構成された回路を設計した後,使用時には回路内の高速動作を必要とする部分のみを基板バイアス効果により閾値を下げることにより,ウェハの製造工程を增やすことなくマルチVthを実現する手法を提案する.提案手法により32ビット加算回路を設計した結果,通常閾値のみの回路に比べ遅延時間を増やすことなく約43%のリーク電力を削減可能であることが分かつた.
机译:薄盒上硅(SOTB)是一种FD-SOI器件,可以在0.4V的超低电压下工作,并且可以通过体偏置来大大改变晶体管的阈值电压。 -vth使用体偏置。在该技术中,设计仅由高阈值晶体管组成的电路后,通过施加体偏置仅在需要高速工作的区域降低阈值电压。将所建议的技术应用于32bit的结果加法器设计表明,与仅具有正常阈值电压的电路相比,漏电功率可减少约43%,而不会增加延迟时间。%薄膜BOX-SOI(ThinBOX上的硅:SOTB)FD-SOI器件具有0.4V的超低电压。在本研究中,可以通过衬底偏置效应来极大地改变晶体管的阈值,在该研究中,利用该特性设计仅由阈值构成的电路后,需要在电路中进行高速动作。我们提出了一种通过仅在施加阈值电压的区域中降低阈值来实现不降低晶片制造工艺的多Vth的方法。已经发现,与电路相比,在不增加延迟时间的情况下,可以将泄漏功率降低约43%。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号