首页> 外文期刊>電子情報通信学会誌 >モデルベース開発とPILS(Processor ln Loop Simulation)を活用した組込み向け超並列プロセッサのソフトウェア開発
【24h】

モデルベース開発とPILS(Processor ln Loop Simulation)を活用した組込み向け超並列プロセッサのソフトウェア開発

机译:利用基于模型的开发和PILS(Processor ln Loop Simulation)进行嵌入式大规模并行处理器的软件开发

获取原文
获取原文并翻译 | 示例
       

摘要

組込み機器に画像処理.画像認識アプリケーションを応用するためには,演算性能や淵電力などの制約を満たしながら,必要な性能を実現することが求められる.このためには,専用のハードウェアや並列プロセッサを活用し,これらのアクセラレータを含む組込みシステムでのソフトウェア開発が必要となる.本稿では,組込みシステムへの画像認識アプ リケーションの実装について,ハードウェア・ソフトウェアの両面から,その要素技術と今後の応用展開について解説する.
机译:嵌入式设备的图像处理。为了应用图像识别应用,必须在满足诸如计算性能和深度能力之类的约束的同时实现所需的性能。为此,有必要利用专用硬件和并行处理器并在包括这些加速器的嵌入式系统中开发软件。本文介绍了嵌入式系统中图像识别应用程序的实现,其硬件和软件方面,其基本技术以及未来的应用程序开发。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号