...
机译:后端线边缘粗糙度的设计影响
Univ Calif Los Angeles Dept Elect & Comp Engn NanoCAD Lab Los Angeles CA 90095 USA;
EUV; line edge roughness; yield estimation; cut mask; TDDB; electro-migration; chip area penalty;
机译:纳米级CMOS技术中线边缘粗糙度(LER)和线宽粗糙度(LWR)的研究:第二部分-实验结果及其对器件可变性的影响
机译:线边缘粗糙度对14nm FinFET性能的影响:器件-电路协同设计
机译:功函数变化和线边缘粗糙度对TFET和FinFET器件以及32位CLA电路的影响†
机译:线边缘粗糙度和线宽粗糙度对临界尺寸变化的影响
机译:极紫外光刻中掩模的粗糙度引起的线边缘粗糙度
机译:线边缘粗糙度对ReRAM均匀性和缩放的影响
机译:工作函数变化和线边缘粗糙度对TFET和FinFET器件以及32位CLa电路的影响