...
机译:降低深亚微米组合逻辑中SET脉冲宽度的设计技术
Charge collection; charge confinement; lateral parasitic bipolar; n-well collapse; n-well contact area; n-well contact location; radiation hardened by design; transistor sizing;
机译:通过设计技术对辐射进行硬化处理,以减少基于物理机制的单事件瞬态脉冲宽度
机译:直接测量重离子辐照的0.2-μmSOI逻辑单元中SET脉冲宽度
机译:总剂量对单事件瞬态(SET)脉冲宽度测量技术的影响
机译:局部可靠性设计技术在减少CMOS组合逻辑电路的磨损退化中的应用
机译:频谱整形的脉冲宽度调制技术的设计和分析。
机译:飞电容模块化多级串联变换器的基于载波的正弦脉宽调制技术
机译:商用90nm cmos技术中组合逻辑的临界电荷和设定脉冲宽度