机译:一种基于物理的工程方法,用于计算块状CMOS和SiGe异质结双极晶体管集成电路的软错误率
Honeywell, Plymouth, MN, USA;
Integrated circuit; radiation; single-event upset (SEU); soft error rate (SER);
机译:方框:用于计算SOI集成电路中软错误率的工程方法
机译:基于SiGe-异质结双极晶体管的接收路径集成电路在57-64 GHz频率范围内的开发
机译:<0的宽带分析提取技术; BICMOS工艺中Si / SiGe异质结双极晶体管的等效电路模型
机译:集成在BiCMOS技术中的异质结双极晶体管的SiGe:C和Si环氧的可制造性
机译:基于N沟道InGaAsP-InP的倒置通道技术器件(ICT)的设计,制造和表征,用于光电集成电路(OEIC):双异质结光电开关(DOES),异质结场效应晶体管(HFET),双极倒置沟道场-效应晶体管(BICFET)和双极型反向沟道光电晶体管(BICPT)。
机译:基于CMOS的碳纳米管传输晶体管逻辑集成电路
机译:集成电路设计紧凑型造型SiGe异质结双极晶体管的研究。
机译:基于物理的异质结双极晶体管模型用于集成电路仿真。