机译:EffiTest2:工艺变化下硅后时钟偏斜配置的有效延迟测试和预测
Tech Univ Munich, Chair Elect Design Automat, D-80333 Munich, Germany;
Tech Univ Munich, Chair Elect Design Automat, D-80333 Munich, Germany;
Univ Notre Dame, Dept Comp Sci & Engn, Notre Dame, IN 46556 USA;
Texas A&M Univ, Dept Elect & Comp Engn, College Stn, TX 77843 USA;
Tech Univ Munich, Chair Elect Design Automat, D-80333 Munich, Germany;
Clock skew; delay test; path selection; post-silicon tuning; process variations; statistical prediction; yield;
机译:EffIdest2:在过程变化下硅后时钟偏斜配置的高效延迟测试和预测
机译:有用的时滞时钟设计的屏蔽互连延迟的硅后分析
机译:自适应层偏置:一种硅后调整方法,可最大程度地减少3-D IC中的时钟偏斜变化
机译:硅后时钟转换(PSCI),用于减少缓冲时钟网络中过程变化引起的偏斜
机译:用于高性能电路的后硅延迟验证的变化感知弹性框架。
机译:从封面开始:杜鹃花的起源:针对元古代化石记录测试分子钟的生态预测
机译:EffiTest:高效延迟测试和统计预测 配置硅后可调缓冲器
机译:稳定时钟测量光速变化的预测