机译:亚微米CMOS门的短路能量耗散建模
CMOS logic circuits; SPICE; capacitance; circuit simulation; integrated circuit modelling; logic gates; logic simulation; 0.8 micron; CMOS inverter; SPICE simulations; energy dissipation; gate-source capacitance; gate-to-drain coupling capacitance; parallel-connected;
机译:亚微米CMOS门的短路能量耗散建模
机译:CMOS门中的传播延迟和短路功耗的分析估计
机译:驱动CBCπ负载的静态CMOS门的输出波形和短路功耗的解析公式
机译:亚微米CMOS结构中短路能量耗散的解析模型
机译:大涡模拟的子网格模型:标量通量,标量耗散和能量耗散。
机译:量子点细胞自动机中可逆逻辑门的能量耗散数据集
机译:CMOS门的传播延迟和短路功耗的解析估计