首页> 外文期刊>IEEE Transactions on Circuits and Systems. I, Regular Papers >Hysteretic threshold logic and quasi-delay insensitive asynchronous design
【24h】

Hysteretic threshold logic and quasi-delay insensitive asynchronous design

机译:迟滞阈值逻辑和准延迟不敏感异步设计

获取原文
获取原文并翻译 | 示例
           

摘要

We introduce the class of hysteretic linear-threshold (HLT) logic functions as a novel extension of linear threshold logic, and prove their general applicability for constructing state-holding Boolean functions. We then demonstrate a fusion of HLT logic with the quasi-delay insensitive style of asynchronous circuit design, complete with logical design examples. Future research directions are also identified.
机译:我们介绍了迟滞线性阈值(HLT)逻辑函数的类作为线性阈值逻辑的新扩展,并证明了它们在构造状态保持布尔函数中的一般适用性。然后,我们演示了HLT逻辑与异步电路设计的准延迟不敏感样式的融合,并附有逻辑设计示例。还确定了未来的研究方向。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号