机译:迟滞阈值逻辑和准延迟不敏感异步设计
Boolean functions; CMOS logic circuits; VLSI; asynchronous circuits; delays; hysteresis; logic design; threshold logic; CMOS implementation; HLT logic; asynchronous circuit design; digital logic; hysteretic linear-threshold logic functions; logic design; quasi-delay i;
机译:迟滞阈值逻辑和准延迟不敏感异步设计
机译:基于自主信号有效性半缓冲的低功耗亚阈值异步准延迟不敏感32位算术和逻辑单元
机译:多阈值双垫片双轨延迟不敏感逻辑(MTD 3 sup> L):一种低开销的安全IC设计方法
机译:异步准延时超敏电脑设计
机译:准延迟不敏感异步电路的正式建模与验证方法
机译:异步逻辑电路的化学反应网络设计
机译:一种用于异步处理器的可合成准延迟不敏感结果转发单元
机译:开放性问题:电迁移和热迁移的性质是否会对异步逻辑设计的未来产生不利影响