Asynchronous processor; Asynchronous system bus; Asynchronous DMA;
机译:迟滞阈值逻辑和准延迟不敏感异步设计
机译:迟滞阈值逻辑和准延迟不敏感异步设计
机译:PCHB–WCHB混合准延迟不敏感电路的可扩展综合
机译:异步准延时超敏电脑设计
机译:准延迟不敏感异步电路的正式建模与验证方法
机译:异步准延迟不敏感的多数选民对应于Quintuple模块化冗余的任务/安全关键应用程序
机译:一种用于异步处理器的可合成准延迟不敏感结果转发单元
机译:异步电路中延迟不敏感的局限性。