...
机译:利用流水线ADC属性以减少代码线性测试技术
Université Grenoble Alpes, CNRS, TIMA, Grenoble, France;
Analog-to-digital converter testing; design-for- test; histogram testing; linearity testing; pipeline analog-to-digital converters; reduced-code linearity testing; static testing;
机译:65nm CMOS斜坡发生器设计及其在流水线ADC的降码静态线性测试技术的BIST实现中的应用
机译:管道ADC的降码线性度测试
机译:使用子直方图的简化代码测试方法用于流水线ADC
机译:用于流水线ADC的减少代码静态线性测试的有效片上伺服环路技术分析
机译:具有内置自测技术的可重配置管道ADC架构。
机译:基于自适应非线性斜坡发生器和双差分自动归零技术的全差分流水线采样量化的高度线性CMOS图像传感器设计
机译:校准和测试数字校准流水线aDC的时间减少技术