机译:DRAM中虚拟开放位线方案的不平衡耐受位线读出放大器
SK Hynix Inc Icheon 17336 South Korea|Yonsei Univ Sch Elect & Elect Engn Seoul 03722 South Korea;
Yonsei Univ Sch Elect & Elect Engn Seoul 03722 South Korea;
Yonsei Univ Sch Elect & Elect Engn Seoul 03722 South Korea;
Sensors; Capacitance; MOS devices; Latches; Computer architecture; Microprocessors; Random access memory; Edge MAT; dummy bit-line; open bit-line scheme; unbalanced bit-line capacitance;
机译:在CDM事件期间DDP DDR3 DRAM位线读出放大器区域中晶体管的寄生诱导的故障机制
机译:千兆位级DRAM的偏移整理位线感测方案
机译:高密度DRAM的偏移补偿位线感应方案
机译:使用PMOS电荷转移前置放大器的低压DRAM位线检测放大器
机译:Yb:YAG主振荡器功率放大器和PPLN光学参量放大器,用于远程风感测。
机译:具有保留功能的DRAM自动刷新方案可提高能源效率和性能
机译:采用特定应用的sRam设计,利用输出预测来降低位线开关活动和统计选通的读出放大器,最高可降低1.9倍的能量/接入