机译:使用三输入加法器的基于高速费马数变换的卷积器/相关器的CMOS VLSI设计
机译:低压VLSI设计的基于XOR-XNOR函数的高速CMOS全加法器电路的比较性能分析
机译:使用Fermat数变换的快速卷积器和相关器的Diminished-1乘法器
机译:基于超低功耗,高可靠性和非易失性的混合MTJ / CMOS混合全加器,用于未来的VLSI设计
机译:基于VLSI的CMOS和GDI设计的Kogge石头加法器的设计,实现和比较分析
机译:用于高速纳米CMOS VLSI设计的经济高效的互连和电路设计方法。
机译:具有可调范围CMOS延迟锁定环路的亚皮秒抖动设计适用于高速和低功耗应用
机译:低功耗高速CMOS VLSI设计