机译:基于时钟竞速的差分CMOS边沿触发触发器
Inst. of Microelectron., NCSR, Paraskevi;
CMOS logic circuits; VLSI; clocks; flip-flops; logic gates; sequential circuits; clock racing; clock signal; cross-coupled inverters; data activity rates; differential CMOS; edge-triggered flip-flop; fully static operation; inverted delayed version; power savings; power supply voltages; static differential flip-flop circuits; transistor count;
机译:基于时钟竞速的静态差分双沿触发触发器
机译:千兆赫单相时钟的边沿触发CMOS电路的速度优化
机译:使用一个锁存器的CMOS边沿触发触发器
机译:适用于高性能和低功耗VLSI设计应用的新型双边沿触发脉冲时钟TSPC D触发器
机译:一种新颖的双边沿触发脉冲时钟TSPC D触发器,适用于高性能和低功耗VLSI设计应用。
机译:重点:时钟和周期:刚性支撑治疗年轻脊柱侧弯患者基于行为学的睡眠参数和休息活动昼夜节律:案例研究
机译:超低功耗18晶体管在65-NM CMOS中完全静态争用单相时钟触发器