Concevoir des FPGA avec des outils graphiques

摘要

Mentor montre ce que peuvent apporter les outils de saisie graphique aux concepteurs de PLD et FPGA qui abordent les méthodes de conception à base de langage HDL. De plus en plus d'équipes de conception se trouvent actuellement confrontées à la nécessité d'opérer une transition, depuis les environnements de conception de cartes et PLD à base de schéma, vers les outils de conception à méthodologies à base de langage HDL pour circuits logiques programmables. En règle générale, cette transition a pour but de rationaliser le processus de conception. Elle sera facilitée par un environnement graphique tel celui de l'outil Renoir de Mentor Graphics.