...
机译:TiSi / sub 2 /局部互连形成过程中,干式硅刻蚀引起的源极/漏极短路导致Ti SALICIDE栅极/源极/漏极短路
机译:具有固有蚀刻停止和退火引起的源极和漏极区域的底栅铟镓锌氧化物薄膜晶体管
机译:源/排水掺杂梯度的影响分析频率下降宽度对双栅极金属氧化物半导体效应晶体管闸门诱导漏极泄漏的影响
机译:源代到栅极和漏极 - 栅极重叠长度对蚀刻停止器的倒置交错A-IGZO TFT性能的影响
机译:CMOS栅极至漏极泄漏电流的分析及新型用于高DRAM产量的钴水化物选择性刻蚀化学的建议
机译:低于100nm CMOS和低于70nm完全自对准双栅极CMOS的钨/硅锗/硅凸起单源/漏极的设计,制造和表征
机译:自对准顶栅共面InGaZnO薄膜晶体管的横向载流子扩散和源漏串联电阻的研究
机译:用自对准硅化物工艺形成TiSi2 / n + p浅结的硅化物掺杂技术
机译:W / Wsi短栅极mEsFET的干蚀刻开发