机译:降低硫诱导的PtSi:C / Si:C肖特基势垒高度,以实现具有减小的外部电阻的N沟道FinFET
Dept. of Electr. & Comput. Eng., Nat. Univ. of Singapore, Singapore;
MOSFET; Schottky barriers; platinum compounds; silicon compounds; sulphur; PtSi:C-Si:C; charge transfer; dipole formation; n-channel FinFET; platinum-based silicide contacts; reduced external resistance; silicide/semiconductor interface; source/drain stressors; sulfur segregation; sulfur-incorporated contacts; sulfur-induced Schottky barrier; External resistance; FinFET; Schottky barrier; platinum silicide; silicon carbon; sulfur;
机译:通过增加PtSi肖特基势垒源/漏FET中的衬底掺杂来降低肖特基势垒高度
机译:降低肖特基势垒高度的两种不同方案在NiSi / Si和PtSi / Si界面处的杂质偏析的比较研究
机译:通过使用脉冲激光掺杂的p(+)掺杂尖峰来降低PtSi肖特基二极管的有效势垒高度
机译:具有固体锑(SB)偏析(SSB)的新的PAticativation过程,用于实现子0.1eV的有效肖特基势垒高度和N沟道晶体管的寄生串联降低
机译:介电偶极子减轻了肖特基势垒高度调整,从而降低了接触电阻。
机译:石墨烯/ ALN界面中肖特基势垒高度的外部电场引起的可调性:第一原理研究
机译:通过增加PtSi肖特基势垒源极/漏极FET中的衬底掺杂来降低肖特基势垒高度