L'enseignement du test des circuits logiques à l'université Paris VI

摘要

Un cycle complet de cours et de travaux pratiques est destiné à sensibiliser les étudiants du DEA MEMI — option Architecture — et les étudiants du DESS CIMI de l'université Paris 6 au problème du test logique des circuits ASIC (Application Specifie Integrated Circuit) à la conception et après fabrication. Il s'inscrit après la réalisation en projet de tronc commun d'un clone d'un petit microprocesseur, un AMD2901 [1], dans lequel la technique du chemin de test a été implantée. La validation du circuit nécessite l'utilisation des outils de la chaîne ALLIANCE [3] (une chaîne complète d'outils de CAO pour l'enseignement de la conception de circuits VLSI développée au laboratoire CAO & VLSI/MASI) et des outils fournis par le CNFM (Comité National de Formation en Microélectronique) et EUROCHIP. La partie travaux pratiques dure trois semaines, à raison d'un après-midi par semaine en présence d'encadrants, et d'un après-midi en libre service. Une trentaine d'étudiants ont pu suivre cette formation au cours des trois dernières années universitaires.%A complete course on teaching logical testing at university Paris 6 is dedicated to postgraduate students and focuses on the test problem during design process and after fabrication on an ASIC (Application Specific Integrated Circuit). It takes place after an initiation course on CMOS VLSI design where students are required to design and implement an AMD2 901 [1] compatible processor with a scan-path approach. The circuit is design both with the ALLIANCE [3] tools (a complete set of CAD tools for teaching VLSI design developped at laboratory CAO & VLSI/MASI) and tools provided by the CNFM (Comite National de Formation en Microelectronique) and EURO-CHIP. Practical works last three weeks with four hours per week with teachers. During the past three years, about thirty students per year have followed this courses.