...
机译:基于带有SPST的Radix-4修改Booth算法的并行乘法器C累加器设计
机译:使用Radix-2修改的Booth算法和使用Verilog的SPST加法器有效实现16位乘法累加器
机译:改进Booth算法的并行乘法累加器在FIR滤波器中的信号转换活动分析
机译:基于Radix-2改进Booth算法的并行乘法器-累加器VLSI新架构
机译:使用带有翻转逻辑并行前缀加法器的改进的Radix-4 Booth乘法器设计神经元网络功能
机译:经过优化的改良展位记录器,可有效设计加乘运算符
机译:基于多GPU的蚁群优化算法从高光谱图像中提取末端成员的并行设计
机译:基于修改的展位乘法器的设计与携带预算
机译:用于分布式存储器计算机的可扩展并行strassen矩阵乘法算法