...
机译:三重DES块65nm技术的低功耗实现
机译:三重DES块65nm技术的低功耗实现
机译:采用65nm技术的优先编码器的低功耗布局设计
机译:65nm CMOS技术中的超低稳态电流电流正电阻
机译:采用65nm CMOS技术实现两个具有低盲区和死区的新型高速低功耗PFD
机译:采用65nm CMOS技术的基于时间的低功耗,低失调5位1 Gs / S闪存ADC设计
机译:迈向在阻塞流状态下不使用任何功率的可植入低流量微型泵
机译:掩盖了功耗分析攻击的DES和Triple-DES的FPGA实现