...
首页> 外文期刊>IEICE Electronics Express >Preference of designing CMOS subthreshold logic circuits using uniform-size transistors
【24h】

Preference of designing CMOS subthreshold logic circuits using uniform-size transistors

机译:优先使用均匀尺寸的晶体管设计CMOS亚阈值逻辑电路

获取原文
           

摘要

References(5) We demonstrate that designing subthreshold digital circuits using only similarly-sized PMOS and similarly-sized NMOS transistors usually results in faster circuits than those scaled according to conventional design methods such as Logical Effort. This statement is valid if both transistor types exhibit the inverse narrow-width effect. For proving the claim, a number of circuits are designed in both ways, compared, and the results are reported.
机译:参考文献(5)我们证明,仅使用类似大小的PMOS和类似大小的NMOS晶体管设计亚阈值数字电路通常会比根据常规设计方法(如逻辑努力)进行缩放的电路更快。如果两种类型的晶体管都表现出相反的窄宽度效应,则该陈述有效。为了证明权利要求,以两种方式设计了许多电路,进行了比较,并报告了结果。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号