...
机译:优先使用均匀尺寸的晶体管设计CMOS亚阈值逻辑电路
机译:使用并行晶体管堆栈设计数字下阈值CMOS电路
机译:通过模拟T开关(AT-Switch)和超级截止CMOS(SCCMOS)管理具有低V {sub}(TH)晶体管的基于电荷的模拟电路中的亚阈值泄漏
机译:亚阈值CMOS电路组成的阈值逻辑器件
机译:用于亚阈值CMOS电路的PMOS晶体管的新栅极级体偏置技术
机译:使用并联晶体管堆栈的亚阈值CMOS逻辑设计
机译:基于光纤的单壁碳纳米管晶体管电路对类似CMOS电路的稳定逻辑操作
机译:使用晶体管尺寸和并联晶体管堆叠设计更快的CMOS亚阈值电路
机译:在CmOs中设计恢复逻辑电路的表示法