首页> 外文OA文献 >Designing faster CMOS subthreshold circuits using transistor sizing and paralled transistor stacks

【2h】

Designing faster CMOS subthreshold circuits using transistor sizing and paralled transistor stacks

机译：使用晶体管尺寸和并联晶体管堆叠设计更快的CMOS亚阈值电路

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Morteza Nabavi;
展开▼
作者单位

展开▼
年度 -1
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Designing digital subthreshold CMOS circuits using parallel transistor stacks [J] . Electronics Letters . 2011,第6期

机译：使用并行晶体管堆栈设计数字下阈值CMOS电路
2. Preference of designing CMOS subthreshold logic circuits using uniform-size transistors [J] . Maitham Shams, Manmit Muker IEICE Electronics Express . 2011,第23期

机译：优先使用均匀尺寸的晶体管设计CMOS亚阈值逻辑电路
3. A gate sizing and transistor fingering strategy for subthreshold CMOS circuits [J] . Maitham Shams, Morteza Nabavi IEICE Electronics Express . 2012,第19期

机译：亚阈值CMOS电路的栅极尺寸调整和晶体管指控策略
4. A NEW GATE-LEVEL BODY BIASING TECHNIQUE FOR PMOS TRANSISTORS IN SUBTHRESHOLD CMOS CIRCUITS [C] . Walid Elgharbawy, Pradeep Golconda, Ashok Kumar, IEEE International Symposium on Circuits and Systems . 2005

机译：用于亚阈值CMOS电路的PMOS晶体管的新栅极级体偏置技术
5. Subthreshold CMOS logic design using parallel transistor stacks [D] . Muker, Manmit 2011

机译：使用并联晶体管堆栈的亚阈值CMOS逻辑设计
6. Stable Logic Operation of Fiber-Based Single-Walled Carbon Nanotube Transistor Circuits Toward Thread-Like CMOS Circuitry [O] . Jae Sang Heo, Kyung-Tae Kim, Seok-Gyu Ban, 2018

机译：基于光纤的单壁碳纳米管晶体管电路对类似CMOS电路的稳定逻辑操作
7. A gate sizing and transistor fingering strategy for subthreshold CMOS circuits [O] . Morteza Nabavi, Maitham Shams 2012

机译：用于亚阈值CMOS电路的栅极尺寸和晶体管指法策略

Designing faster CMOS subthreshold circuits using transistor sizing and paralled transistor stacks

著录项

引文网络

相似文献

相关主题

期刊订阅