机译:3D DRAM设计及其在3D多核系统中的应用
Xi'an Jiaotong Univ., Xi'an, China;
DRAM chips; cache storage; multiprocessing systems; 3D DRAM design; 3D multicore system; cache stacking; memory bandwidth; 3D integration; DRAM; design and test; memory hierarchy; multicore;
机译:3D半地标形态计量学的两种应用意味着不同的模板设计:兽脚类动物骨盆和and头骨[3D半地标形态学的两种应用涉及模板的不同设计:兽脚类动物的骨盆和sh头骨]
机译:现代多核处理器DRAM系统设计中的功率和性能折衷
机译:D&T圆桌会议:测试混合逻辑和DRAM芯片[增加嵌入式DRAM的带宽和I / O数量并支持3D图形和更高吞吐量的设备的能力将DRAM的集成推向了一个新的领域。]
机译:多核系统中不同OpenMP调度技术的3D-DRAM性能
机译:DRAM / eDRAM和3D-DRAM的省电方法,利用工艺变化,温度变化,设备降级和内存访问工作负载变化,以及使用具有服务质量的3D-DRAM的创新的异构存储管理方法。
机译:用于低延迟和低功耗3D堆叠DRAM的DRAM中缓存管理
机译:用于移动应用的3D堆叠DRam的系统级功率/性能评估