机译:使用并行子系统架构的混合密码系统(AES-RC4)的区域高效和高速硬件结构
Sathyabama Inst Sci & Technol Chennai 600119 Tamil Nadu India;
Acad Maritime Educ & Training Chennai Tamil Nadu India;
advanced encryption standard (AES); field#8208; programmable gate array (FPGA); hybrid cryptosystem; on#8208; the#8208; fly (OTF) key expansion; Rivest cipher#8208; 4 (RC4);
机译:二进制椭圆曲线密码系统标量乘法的高速硬件架构
机译:用于高速IP查找和快速路由更新的混合硬件体系结构
机译:在总线利用率方面优化高速串行/并行产品总和的硬件结构
机译:硬件-软件共同设计的低延迟AES-RC4加密系统
机译:基于高速元胞自动机的分组密码和容错公共密钥密码系统。
机译:FQStat:一种并行架构可非常快速地评估测序质量指标
机译:椭圆曲线密码系统的并行处理硬件架构