G.H.Raisoni College Engineering MTech Communication Engineering Nagpur;
G.H.Raisoni College of Engineering Electronics Telecomm. Engineering Nagpur;
JDMTech Semiconductor Pvt. Ltd Nagpur;
G.H.Raisoni College of Engineering Communication Engineering Nagpur;
Encryption; Hardware; Software; Ciphers; Receivers; Field programmable gate arrays;
机译:使用并行子系统架构的混合密码系统(AES-RC4)的区域高效和高速硬件结构
机译:Traleika Glacier:百兆计算的硬件-软件协同设计方法
机译:用于安全数据传输的改进的共同设计AES-ECC密码系统
机译:硬件软件共同设计的低延迟AES-RC4密码系统
机译:硬件软件共同设计用于实时生理数据收集和信号质量评估
机译:用于解决低收入和中等收入国家的抗微生物抵抗的道路图:从印度喀拉拉邦公共私营参与和共同设计的抗菌管理计划中汲取的经验教训
机译:设计空间探索硬件 - 软件协同设计GF(2m)伽罗瓦域处理器的前向纠错和密码学