首页> 外文期刊>Concurrency and computation: practice and experience >A survey of techniques for architecting TLBs
【24h】

A survey of techniques for architecting TLBs

机译:TLB架构技术调查

获取原文
获取原文并翻译 | 示例

摘要

Translation lookaside buffer (TLB) caches virtual to physical address translation information andrnis used in systems ranging from embedded devices to high-end servers. Because TLB is accessedrnvery frequently and a TLB miss is extremely costly, prudent management of TLB is important forrnimproving performance and energy efficiency of processors. In this paper, we present a survey ofrntechniques for architecting and managing TLBs. We characterize the techniques across severalrndimensions to highlight their similarities and distinctions.We believe that this paperwill be usefulrnfor chip designers, computer architects, and system engineers.
机译:转换后备缓冲区(TLB)缓存从嵌入式设备到高端服务器的系统中使用的虚拟到物理地址转换信息和信息。由于TLB的访问频率很高,而TLB丢失的代价非常高,因此对TLB进行谨慎的管理对于提高处理器的性能和能效非常重要。在本文中,我们对TLB的架构和管理技术进行了概述。我们对这些技术的各个方面进行了特征描述,以突出它们的相似之处和不同之处。我们认为,本文对于芯片设计人员,计算机架构师和系统工程师将是有用的。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号