首页> 外文期刊>IEEE Transactions on Computers >A generalization of the single b-Bit byte error correcting and double bit error detecting codes for high-speed memory systems
【24h】

A generalization of the single b-Bit byte error correcting and double bit error detecting codes for high-speed memory systems

机译:高速存储系统的单b位字节纠错和双位错误检测代码的概括

获取原文
获取原文并翻译 | 示例

摘要

In this paper, a general method using the subsets (generating sets) of GF(2/sup b/) for constructing the SbEC-DED codes will be presented. The constructions given in Fujiwara and Hamada (1992) are special cases of ours. For some values of b, the generating sets used in our constructions are larger than the cosets used in Fujiwara and Hamada (1992). Hence, a larger code length can be obtained.
机译:在本文中,将介绍使用GF(2 / sup b /)的子集(生成集)构造SbEC-DED代码的一般方法。 Fujiwara和Hamada(1992)给出的构造是我们的特例。对于某些b值,我们的构造中使用的发电机组大于Fujiwara和Hamada(1992)中使用的子集。因此,可以获得更大的代码长度。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号