机译:InTeRrail:基于内核的SOC的测试架构
computer architecture; design for testability; embedded systems; system-on-chip; core testing parallelism; design for testability; dynamic wrapper reconfiguration; embedded core; system-on chip; test access mechanism; test architecture; Index Terms- System-on-chip;
机译:同时进行基于温度核的SOC测试的测试计划和TAM总线分配
机译:基于内核的SoC的晶圆级减少引脚数测试的测试长度和TAM优化
机译:各种低功耗测试技术对基于IP内核的SoC的适用性:一项调查
机译:InTeRrail:使用现有和额外的互连来测试基于内核的SOC
机译:用于测试2D / 3D SoC的安全和体系结构设计探索。
机译:Cul5依赖的E3泛素Ligas的锚蛋白SOCS盒家族的分子结构。
机译:基于核心的soC的晶圆级减少引脚数测试的测试长度和Tam优化