...
机译:使用低成本,多位纠错码降低缓存功率
Intel Labs, Hillsboro, Oregon, USA;
Intel Labs, Hillsboro, Oregon, USA;
Intel Labs, Hillsboro, Oregon, USA;
Intel Labs, Hillsboro, Oregon, USA;
Intel Labs, Hillsboro, Oregon, USA;
Intel Labs, Hillsboro, Oregon, USA;
ECC; multi-Bit ECC; DRAM; eDRAM; refresh power; vccmin;
机译:使用可变强度纠错码的节能高速缓存设计
机译:利用访问本地性来有效使用L2高速缓存中的多位纠错码
机译:通过简单的纠错码减少ARQ协议的时间延迟
机译:使用低成本,多位纠错码降低缓存功率
机译:关于有理和周期性幂级数,以及有序和多周期纠错码。
机译:OTS964和替莫唑胺在减少幂律编码的异质神经胶质瘤干细胞群体中的组合功效
机译:使用低成本,多位纠错码降低高速缓存功率
机译:调制误差校正编码序列的功率谱密度。