...
机译:先进的三维CMOS SOI技术中由TSV引起的损耗和衬底噪声耦合的表征
IBM Thomas J. Watson Research Center, Yorktown Heights, NY, USA|c|;
3-D integrated circuit (IC); 3-D integration; on-chip interconnect; signal integrity; substrate noise; through-silicon-via (TSV);
机译:RF-CMOS技术中硅和SOI衬底之间衬底耦合效果的性能比较
机译:研究0.35μmHV CMOS技术的基板噪声耦合和隔离特性
机译:采用1.2 / spl mu / m CMOS-SOI技术的晶体管的噪声表征,总剂量高达12 Mrad(Si)
机译:减轻3-D CMOS SOI技术中TSV与基板的噪声耦合
机译:先进CMOS技术中基于电路的可靠性表征方法。
机译:一种四通道低噪声读出IC用于空气流量测量使用热线风速计在0.18μmCMOS技术中
机译:从波动概念分析非均匀层堆叠。减少BiCMOS技术中的基板耦合。 ud