机译:用于小数分频PLL的多模式可重配置数字调制器架构
Analog VLSI Laboratory, Ohio State University, Columbus, OH, USA;
Frequency synthesizers; LTE; WiMAX; phase noise; phase-locked loops (PLLs); sigma–delta $(Sigma Delta)$ modulation;
机译:在65 nm CMOS中使用1位Delta-Sigma频率数字转换器的5GHz数字小数分频PLL
机译:具有自动TDC线性校准功能以消除杂散的802.11a / b / g / n数字小数N PLL
机译:小数分频PLL中低相位噪声和非线性引起的杂散音的二阶和三阶噪声整形数字量化器
机译:具有可重配置数字反馈滤波器的多模CTΔΣ调制器,用于半数字阻塞器/干扰源抑制
机译:一种中等粒度的可重配置体系结构,用于数字信号处理。
机译:使用光频率梳在可重配置图形状态下进行多模纠缠
机译:关于PFD / CP操作点偏移策略的观察,用于用数字Delta-Sigma调制器对抗分数 - N i>频率合成器的静电电荷泵不匹配