机译:无单位乘加线性逻辑的证明网
Department of Computer Science, Stanford University, 353 Serra Mall, Stanford, CA 94305-9405;
linear logic; proof nets; additives; cut elimination;
机译:无单元乘法线性逻辑中的并行割消除技术在证明网的泰勒展开中的应用
机译:用剩菜打字-直觉乘法-加法线性逻辑的机械化
机译:用剩菜打字-直觉乘法-加法线性逻辑的机械化
机译:无单位乘法添加线性逻辑的证明网:(扩展摘要)
机译:线性逻辑,证明几何和完全完整性的一种分类方法。
机译:局部有限多值逻辑的证明理论:半射逻辑
机译:无单位乘法 - 加性线性逻辑的证明网
机译:具有公平约束的petri网线性时态逻辑性质模型检验。