首页> 中文期刊> 《电视技术》 >一种基于FPGA的数字延迟器的设计与实现

一种基于FPGA的数字延迟器的设计与实现

摘要

延迟器在广播电视等领域用途十分广泛,利用FPGA芯片EP2C70F672C8设计并实现一种数字延迟器,模拟信号经AD转换后,通过乒乓读写操作送入2片SRAM芯片进行存储,然后送DA转换器恢复出延迟后的模拟信号,调节SRAM的存储深度,可以对模拟信号实现不同的延迟时间.实际测试表明,该延迟器延迟步进精度可达20ns,最大延迟时间可达5.2ms.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号