基于可演化组合逻辑数字电路的静电放电抗扰特性研究

摘要

静电放电属于近场危害源中的常见类型,在其放电环节,不仅会形成瞬时电流、高电压以及强电场,而且还会产生电磁环境效应,包括大量的磁、热、电以及光等。在对静电放电抗扰特性进行研究时,应以典型静电放电抗扰环境作为基本出发点,通过对集成电路设计程序与内进化技能进行有机结合,即可形成可演化组合逻辑数字电路体系,再通过开展抗扰电路的演化实验与电磁环境的效应实验,就能实现对其抗扰特性的深入研究。鉴于此,本文以此作为出发点与研究对象,在分析可演化组合逻辑数字电路体系的设计程序的基础上,深入介绍静电放电抗扰特性的试验程序,以期可以成为相关人士参考与学习的标准。