退出
我的积分:
中文文献批量获取
外文文献批量获取
肖春芳;
三峡电力职业学院,湖北,宜昌,443000;
EDA; VHDL; 串行加法器; 设计; 应用;
机译:基于VHDL描述的逻辑电路综合中不完全指定布尔函数模型的使用
机译:用于VHDL设计的正式验证工具的设计与应用
机译:PAELib:VHDL库,用于CMOS逻辑电路的面积和功耗估算
机译:基于磁性隧道结的逻辑电路设计与应用
机译:基于等效验证的异步睡眠会议逻辑电路的正式验证方法
机译:基于PWL功能的多涡旋混沌振荡器的FPGA实现的VHDL描述
机译:用于逻辑电路仿真的数字弹道CNT模型的VHDL-ams实现
机译:使用基于微谐振器的光开关的可重构光学定向逻辑电路(后印刷)。
机译:递归vhdl编译器和用于设计逻辑电路的方法
机译:逻辑电路的递归密码加速器和递归VHDL设计
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。